



# Plattformunabhängige modellbasierte Entwicklung von hochdynamischen Antriebsregelungen

Julia Höllthaler | Hochschule Rosenheim

MATLAB Expo 2017





## Warum modellbasiert entwickeln?

- Modelle besser verständlich als Code
- Kürzere Entwicklungszeiten

## Zielsetzung

- Automatische Generierung von C Code und VHDL Code aus einem einzigen Modell
- Einfacher und schneller Wechsel von Software zu Hardware
- Ausarbeitung eines durchgängigen und automatisierten Workflows von Modellbildung und Simulation bis zur Verifikation am realen Prüfstand und Seriencodeerzeugung





HDL Hardware Description Language | **FPGA** Field Programmable Gate Array | **SoC** System on Chip | **ASIC** Application Specific Integrated Circuit



## C Code / Embedded Coder™

- Datentyp: Double, (Single, Fixed Point)
- Berechnungen meist in physikalischen Größen
- Niedrige Abtastfrequenzen  
(typisch bei Servoantrieben: 16kHz)
  - Keine Speicherelemente notwendig
  - Keine aufwendigen Anforderungen an Taktzeiten zu berücksichtigen
- Umfangreiche Auswahl von Simulink® Blöcken

## VHDL Code / HDL Coder™

- Datentyp: Fixed Point
- Skalierung sinnvoll
- Hohe Abtastfrequenzen  
(typisch bei Servoantrieben: 100kHz bis 200kHz)
  - Speicherelemente für ein synchrones Design notwendig  
(über Input/Output Pipelines)
  - Funktionen wie Division oder Tangens nicht trivial umsetzbar
- Nur vom HDL Coder™ unterstützte Simulink® Blöcke verwendbar


## Konsequenzen für eine plattformunabhängige Entwicklung

- Modellanpassungen für automatische HDL Codegenerierung nötig
- Properties der einzelnen Blöcke müssen plattformabhängig geändert werden



## ① Simulink® Modell

- Beispielhaft einzelner Block
- Unit Delay in Simulink® entspricht einfachem D-Flipflop
- Oft gebraucht für synchrones Design (Speicherelement)



## ↓ ② HDL Coder™

## ③ VHDL Code


- Strukturierte Darstellung
- Nachvollziehbare Umsetzung
- Gut verständlich
- Auch eigenhändige Überprüfung möglich

## Vom HDL Coder™ erzeugter VHDL Code

```
LIBRARY IEEE;
USE IEEE.std_logic_1164.ALL;
USE IEEE.numeric_std.ALL;

ENTITY Subsystem IS
    PORT( clk           : IN    std_logic;
          reset         : IN    std_logic;
          enb           : IN    std_logic;
          d             : IN    std_logic;
          q             : OUT   std_logic
        );
END Subsystem;


ARCHITECTURE rtl OF Subsystem IS
BEGIN
    -- <S2>/Unit Delay
    Unit_Delay_process : PROCESS (clk, reset)
    BEGIN
        IF reset = '1' THEN
            q <= '0';
        ELSIF clk'EVENT AND clk = '1' THEN
            IF enb = '1' THEN
                q <= d;
            END IF;
        END IF;
    END PROCESS Unit_Delay_process;
END rtl;
```



RCP Rapid Control Prototyping | FIL FPGA in the Loop | HIL Hardware in the Loop  
 FPGA Field Programmable Gate Array | ASIC Application Specific Integrated Circuit | SoC System on Chip



### Schematischer Aufbau




— analoge Signale

— digitale Signale


PMG: Positionsmessgerät

### Simulationsmodell Regelstrecke

- Leistungselektronik und Motor  
Physikalische Modellierung in Simscape™ Electronics™




- Mechanik (Ausschnitt)  
Blockorientierte Modellierung in Simulink®




### Prüfstand

- Leistungselektronik  
100kHz bis 1MHz




- Motor und Mechanik






## Physikalisches Modell



## Skaliertes Modell



$\frac{P}{S}$  Umrechnung physikalische in skalierte Werte

## Skalierung


- Für eine flächen- und kosteneffiziente FPGA Umsetzung ist eine möglichst enge Wertebereichsbegrenzung der Größen notwendig.
- Durch eine Skalierung auf die physikalischen Maximalwerte des Antriebssystems ergeben sich Wertebereiche von  $\pm 1$ .
- Mit dieser Skalierung kann die Auflösung über die Bitbreite einfach verändert werden.
- Ein Überlauf am Ausgang eines Multiplikationsblockes kann durch diese Skalierung auftreten und muss durch Sättigung verhindert werden. Dies ist unkritisch, da physikalisch nicht mehr als der Maximalwert möglich ist.

	Istwert	Sollwert	Stellgröße	Regelabweichung
Position	$x_P$	$w_P$	$u_P$	$e_P$
Geschwindigkeit	$x_{SC}$	$w_S$	$u_S$	$e_S$
Strom	$x_C$	$w_C$	$u_C$	$e_C$



## Werteskalierung (Proportionalverstärkung Geschwindigkeitsregler)

### Physikalisches Modell




### Skalierung auf Maximalwerte

$$u_S^S = \frac{u_S}{x_{C,max}} ; \quad e_S^S = \frac{e_S}{x_{SC,max}} \quad \begin{array}{l} \text{Strom } x_C \\ \text{Geschwindigkeit } x_{SC} \end{array}$$

### Berechnung der skalierten Proportionalverstärkung


$$u_S^S \cdot x_{C,max} = K_S \cdot e_S^S \cdot x_{SC,max}$$

### Skaliertes Modell



## Zeitskalierung (Geschwindigkeitsberechnung aus der Position)

### Physikalisches Modell




### Skalierung auf Maximalwerte

$$x_P^S = \frac{x_P}{x_{P,max}} ; \quad x_{SC}^S = \frac{x_{SC}}{x_{SC,max}} \quad \begin{array}{l} \text{Position } x_P \\ \text{Geschwindigkeit } x_{SC} \end{array}$$

### Berechnung der skalierten Geschwindigkeit

$$x_{SC}^S \cdot x_{SC,max} = \frac{(x_P^S[k] - x_P^S[k-1]) \cdot x_{P,max}}{T_S}$$

### Skaliertes Modell





## 1 Datentypdefinition für alle Block Outputs (Zentral)


```
Controller.OutputDataType.Multiply.GainSpeed = ...
{ 'double'; ...
  'fixdt(1,25,24)'; ...
  'Inherit: Inherit via back propagation'};
```

## 2 Auswahl des Datentyp-Modells in GUI


## 3 Programmatische Festlegung des Datentyps im Modell für alle Blöcke

```
set_param([Subsystem.BlockName 'Cascade Controller/Speed Controller/Gain Speed'], ...
'OutDataTypeStr', char(Controller.OutputDataType.Multiply.GainSpeed(DataTypeNumber)), ...
'SaturateOnIntegerOverflow', 'On');
```

Datentyp-Modell mit Floating-Point Datentypen (Ausschnitt)



Datentyp-Modell mit Fixed-Point Datentypen (Ausschnitt)





## Entwicklung der grafischen Bedienoberfläche mit MATLAB® GUIDE

**Control Motor**

---

Simulation File Name:

Calculation Data Type:

---

**Reference Value**

Profile:

Signal Source:

Amplitude [m | m/s]:

Offset:

Samples per Period:

**Motor**

**Maximum Values**

Position [m]:

Speed [m/s] ②:

Current [A]:

Voltage [V]:

**PWM**

Frequency [kHz]:

Sampling Time [s]:

**Position Controller**

Proportional Gain [1/s]:

**Speed Controller**

Proportional Gain [As/m] ③:

Reset Time [s]:

**Current Controller**

Proportional Gain [V/A]:

Reset Time [s]:

### ① Auswahl des Datentyps

### ② Eingabe der Maximalwerte des jeweiligen Antriebssystems

- Maximale Geschwindigkeit  $x_{sc,max} = 0.2 \frac{m}{s}$
- Maximaler Strom  $x_{c,max} = 5A$
- ...

### ③ Festlegung der Reglerparameter

- Eingabe der physikalischen Werte
- Automatische Berechnung der skalierten Werte in der Callback Function der grafischen Bedienoberfläche  
z.B. Proportionalverstärkung Geschwindigkeitsregler:

$$u_S^S = \frac{x_{sc,max}}{x_{c,max}} \cdot K_S \cdot e_S^S = K_S^S \cdot e_S^S$$

$$K_S^S = \frac{0,2 \frac{m}{s}}{5A} \cdot K_S = 0,04 \frac{m}{As} \cdot 265 \frac{As}{m} = 10,6$$

→ Übergabe von  $K_S^S$  an das FPGA-Modell




## Automatische Code-Erzeugung mit dem HDL Workflow Advisor

✓ HDL Workflow Advisor  
 File Edit Run Help  
 Find:  ← →

- ✓ HDL Workflow Advisor
  - ✓ 1. Set Target
    - ✓ ^1.1. Set Target Device and Synthesis Tool
    - ✓ ^1.2. Set Target Reference Design
    - ✓ ^1.3. Set Target Interface
  - > 2. Prepare Model For HDL Code Generation
  - ✓ 3. HDL Code Generation
    - ✓ 3.1. Set Code Generation Options
      - ✓ 3.1.1. Set Basic Options
      - ✓ 3.1.2. Set Advanced Options
      - ✓ 3.1.3. Set Optimization Options
    - ✓ ^3.2. Generate RTL Code and IP Core
  - ✓ 4. Embedded System Integration
    - ✓ 4.1. Create Project
    - ✓ 4.2. Generate Software Interface Model
    - ✓ 4.3. Build FPGA Bitstream
    - ✓ 4.4. Program Target Device


## Ergebnisse



→ Simulationsmodell stimmt sehr gut mit dem realen Verhalten überein



- Erhöhung der PWM-Frequenz auf  $\geq 200\text{kHz}$
- Deutliche Erhöhung der Bandbreite des Stromregelkreises von ca.  $1\text{kHz}$  auf  $10\text{kHz}$   
→ Steigerung der Bandbreite des Positions- und Geschwindigkeitsregelkreises
- Verbesserung der Gleichlaufkonstanz
- Verbesserung der Positionsstabilität





## Aktueller Stand

- Automatische Generierung von C Code und VHDL Code aus einem einzigen Modell ist möglich
- Bestätigung der Funktionsfähigkeit des Workflows

## Ausblick

- Automatisierung der hardwarespezifischen Modellergänzungen für die Schnittstellen zum Prozess
- Prüfen der Verwendbarkeit des generierten HDL Codes für die ASIC Entwicklung